

LATCHES E FLIP-FLOPS – LISTA DE EXERCÍCIOS

1. Conceitos Fundamentais


1.1 Responda:

- a) Como o flip-flop armazena uma informação?
 - b) Por que o flip-flop também é chamado de biestável?
 - c) Qual a função das entradas “R” e “S” em um flip-flop RS?
 - d) Qual a diferença na operação do flip-flop JK e do flip-flop RS?
 - e) Qual a diferença entre **LATCH** e **FLIP-FLOP**?
 - f) Qual a principal diferença entre o latch e o flip-flop?
-

2. Latch NOR e NAND

2.1 Latch com entrada de controle


O circuito abaixo representa um **LATCH/FLIP-FLOP** com entrada de controle (C).



- Mostre que quando **C = 0** o estado é de **memória**, ou seja, a saída **Q não se altera**.
 - Preencha as entradas e saídas das portas lógicas (colocando os valores lógicos nos quadrados em branco).
-

2.2 Latch D

O **LATCH D** é utilizado para armazenar informações binárias (0 ou 1).



X → SIGNIFICA NÃO IMPORTA

C	D	Q	/Q	ESTADO

- Preencha a tabela verdade com os valores da saída.
- Indique o estado correspondente.
- Na tabela, considere $/Q$ como Q barra (complemento de Q).

2.3 Perguntas sobre Latch NOR

Responda:

- Qual é a condição normal de repouso das entradas de um latch NOR?
- Quando o latch é “setado”, quais são os estados das entradas e da saída?
- Em um latch NOR, qual é a única forma de fazer a saída mudar de 1 para 0?
- Qual é o estado normal de repouso das entradas SET' e RESET'? Qual é o estado ativo de cada entrada?
- Verdadeiro ou falso: A entrada SET' nunca pode ser usada para fazer $Q = 0$.

2.4 Latch S-R com portas NAND

Assinale a alternativa correta:

- Se SET = 0 e RESET = 1, ambas as saídas serão iguais a 1 e o latch estará no estado set.
- Se SET = 1 e RESET = 0, o latch estará no estado set e as saídas serão $Q = 1$ e $\bar{Q} = 0$.
- Se SET = 1 e RESET = 1, a saída permanecerá inalterada.
- Se SET = 1 e RESET = 1, o latch estará no estado reset.
- Se SET = 0 e RESET = 0, a saída permanecerá inalterada.

2.5 Condições Especiais no Latch NOR

- Em um latch NOR é possível realizar a operação de setar e resetar ao mesmo tempo? O que acontece com a saída nessa operação?
- Considerando que um latch NOR estava com as saídas no estado inválido e rapidamente as entradas SET e RESET foram para nível zero. Quais valores são assumidos pelas saídas?

3. Flip-Flops e Clock

3.1 Funcionamento do Clock

Responda:

- a) Explique como funcionam as entradas **PRESET** e **CLEAR** de um flip-flop.
 - b) Qual a principal vantagem do flip-flop JK em relação ao latch?
 - c) Qual a função do clock em um flip-flop?
 - d) Quais tipos de formas de onda podem representar o sinal de clock?
-

3.2 Análise de Flip-Flop RS com Clock

Avalie as afirmativas abaixo:

I - O clock é ativado na transição do nível lógico 1 para 0 devido à presença de uma inversora.

II - A saída Q não sofre alteração quando $R = 0$ e $S = 0$, independentemente das transições do clock.

III - O clock habilita as mudanças de estado da saída Q em função de R e S, e essa habilitação ocorre quando o clock permanece no nível lógico 0.

IV - As saídas Q e $\bar{Q}$ podem ter o mesmo nível lógico (0 ou 1).

👉 Quais afirmativas estão corretas? Justifique.

4. Temporização e Dispositivos TTL/CMOS

Utilize a tabela de temporização para responder:


- a) Quanto tempo leva para resetar assincronamente um 74LS112?
- b) Quanto tempo leva para setar assincronamente um 74HC112?
- c) A entrada D de um 74HC112 vai para ALTO 15 ns antes da borda ativa do clock. O dado vai ser armazenado de maneira confiável no flip-flop?
- d) A entrada D de um 74HC112 vai para ALTO 80 ns antes da borda ativa do clock. O dado vai ser armazenado de maneira confiável no flip-flop?
- e) Quanto tempo leva (depois da borda do clock) para armazenar sincronamente um 1 em um flip-flop D 7474 resetado?

- f) Quanto tempo pode levar a saída Q de um 74C74 para comutar de 0 para 1 em resposta a uma transição ativa do clock?
- g) Qual dos FFs da tabela necessita que suas entradas de controle permaneçam estáveis por mais tempo depois da transição do clock? E antes da transição?
- h) Qual é o pulso mais estreito que pode ser aplicado ao PRESET de um FF 7474?
- i) Um circuito digital foi projetado com um FF 74HC112 e a frequência do clock aplicado foi de 30MHz esse FF vai ter um disparo confiável?
- j) Qual o intervalo de tempo mais curto aceitável entre as transições de clock ativas de um 7474?

		TTL		CMOS	
		7474	74LS112	74C74	74HC112
t_S	(in nanoseconds)	20	20	60	25
t_H		5	0	0	0
t_{PHL}	from CLK to Q	40	24	200	31
t_{PLH}	from CLK to Q	25	16	200	31
t_{PHL}	from $\overline{CLR}$ to Q	40	24	225	41
t_{PLH}	from $\overline{PRE}$ to Q	25	16	225	41
$t_{W(L)}$	CLK LOW time	37	15	100	25
$t_{W(H)}$	CLK HIGH time	30	20	100	25
$t_{W(L)}$	at $\overline{PRE}$ or $\overline{CLR}$	30	15	60	25
f_{MAX}	in MHz	15	30	5	20

Determine:

- Tempo de setup
- Tempo de hold
- TPHL - t_f
- TPLH - t_r
- TW




5. Verdadeiro ou Falso

Sobre flip-flops e latches, escreva **V** ou **F**:

- a) Quando as entradas de um flip-flop JK estiverem em nível alto, a saída assumirá o nível lógico contrário ao anterior. ()
 - b) O flip-flop D pode ser obtido a partir de um flip-flop JK mestre-escravo com as entradas J e K interligadas. ()
 - c) No latch SR, a condição $S = R = 1$ é permitida. ()
 - d) Nas saídas dos flip-flops, existe apenas um único estado possível. ()
-

6. Análise de Formas de Onda – Latches


6.1 Latch NOR




(a) Suponha que inicialmente $Q = 0$.

Determine a forma de onda da saída **Q** do latch NOR da figura fornecida.

6.2 Latch NAND



(a) Considerando inicialmente $Q = 0$, aplique as formas de onda de **X** e **Y** nas entradas **SET** e **CLEAR** de um latch NAND e determine a forma de onda da saída **Q**.




(b) Suponha novamente que $Q = 0$.

Determine a forma de onda da saída **Q** para o latch NAND da figura apresentada.

6.3 Latch D


Desenhe as formas de onda da saída **Q** do latch D mostrado na figura.



7. Análise de Formas de Onda – Flip-Flops


7.1 Flip-Flop S-R

Aplique as formas de onda fornecidas no flip-flop S-R da figura e determine a forma de onda da saída **Q**.




7.2 Flip-Flop JK com Preset e Clear

Aplique as formas de onda indicadas no flip-flop JK (com **PRESET** e **CLEAR**) e determine a forma de onda da saída **Q**.




7.3 Flip-Flop Genérico


Desenhe a forma de onda da saída **Q** do flip-flop mostrado na figura, considerando inicialmente: [Q = 0]




Flip-Flop RS Sensível às Borda de Subida




Flip-Flop RS Sensível à borda de descida:




Completar as cartas de tempo dos circuitos indicados:
 Flip-Flop tipo D sensível à Borda de Subida



Flip-Flop tipo D sensível à Borda de Descida



Flip-Flop JK Sensível à Borda de Subida



Flip-Flop JK Sensível à Borda de Descida

